KOREAN INTELLECTUAL PROPERTY OFFICE (19)

KOREAN PATENT ABSTRACTS

(11)Publication

010065182 A

number:

(43) Date of publication of application:

11.07.2001

(21)Application number: 990065051

(71)Applicant:

HYNIX SEMICONDUCTOR INC.

(22)Date of filing:

29.12.1999

(72)Inventor:

KIM, MIN SU

(51)Int. CI


H01L 21/24

(54) METHOD FOR MANUFACTURING CAPACITOR OF SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: A method for manufacturing a capacitor of a semiconductor device is provided to form an accumulated structure of TaN in order to maximize capacitance of the capacitor as well as to minimize leakage current.

semiconductor capacitor CONSTITUTION: The manufacturing method includes following steps. At first, a lower electrode(12) is formed on a substrate on which a lower structure is formed. The, the first aluminum oxide/tantalum nitride/ the second



aluminum oxide/tantalum nitride accumulated structure is formed by using an atomic layer deposition on the lower electrode. At third, the result of previous steps are thermally processed to form a dielectric layer (13) having the accumulated structure of first aluminum oxide/tantalum nitride/ the second aluminum oxide/tantalum nitride. At last, an upper layer(14) is formed on the dielectric layer. The first and second aluminum oxide layers are formed by loading a wafer at 200 to 450 degrees in a reactive furnace at 0.1 to 2Torr and then providing TMA(triMethyl Aluminum) source and H2O in the furnace.

COPYRIGHT 2001 KIPO

Legal Status

Final disposal of an application (application)

母2001-0065182

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

亳2001-0065182 (11) 공개번호 (ទា) Int. CI.⁷ (43) 공개일자 2001년07월11일 HOIL 21/24 10-1999-0065051 (21) 출원번호 1999년12월29일 (22) 출원일자 박증섭 주식회사 하이닉스반도체 (71) 출원인 경기 이천시 부밤읍 아미리 산136-1 (72) 발명자 김민수 경기도이천시안횽동주공마파트108-701 최승민, 신영무 (74) 대리인 MATT: SIC

(54) 반도체 소자의 케페시터 제조방법

1743

본 발명은 반도체 소자의 캐패시터 제조방법에 관한 것으로, 알루미늄 옥사이드(Al.s.), 탄탈륨 옥사이드(Ta.-Q.) 등과 같은 물질의 단일막 구조를 사용하는 캐패시터의 경우 정전용량 및 누설견류 특성 을 동시에 개선할 수 없는 문제점을 해결하기 위하여, 알루미늄 옥사이드와 탄탈륨 옥시나이트라이드막을 적흥구조로 사용하되, 단원자 증확(Atomic Layer Deposition; ALD)에 의해 인-시투로 증착하므로써, 공정 단계의 증가나 비용 증가 없이 캐패시터의 정전용량을 극대화하고 누설전류를 최소화할 수 있도록 한 반 도체 소자의 캐패시터 제조방법이 개시된다.

1.80

1.270)

알루미늄 옥사이드, 탄탈룹 옥시나이트라이드, 단원자 증착법

134013

राध्य समय सम

도 la 내지 le는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.

<도면의 주요 부분에 대한 부호 설명>

11: 기판

13A : 제 1 알루미늄 육사이드층 13B : 탄탈룹 나이트라이드층

130 : 제 2 알루미늄 옥사이드층 130 : 탄탈륨 옥시나이트라이드층

13 : 유전체막

14 : 상부견극

MARCHARIT WA

7727 P.

본 방명은 반도체 조자의 캐퍼시터 제조방법에 관한 것으로, 특히 정전 용량을 증대시키면서 낮은 누설견 류 특성을 확보할 수 있는 반도체 소자의 캐패시터 제조방법에 관한 것이다.

반도체 소자는 점점 고집적화되고 있으며, 소자가 안정적으로 통직하기 위해서는 흥분한 정견용량과 낮은 누설전류 특성을 확보해야 한다. 이룹 위하여 캐패시터의 유전물질로 탄탑률 목사이드(Teus), 압루미늄 목사이드(Al_s)와 같은 고유전 물질을 사용하고 있다. 그런데 탄탈를 목사이드를 미용한 유전물질은 유 전율(ɛ)이 약 25 정도로 때우 높은 장점이 있는 반면, 탄탈를 목사이드 유전물질 증확시 근원물질에서 기인하는 수소 및 탄소 곗열의 불순물이 유전체막 내에 함유되어 캐랜시턴스를 저하시키고 누설전류를 증 기신하는 유전물질은 낮은 가설전류 특성을 갖는 반면 유전율이 낮은 단점이 있다. 이와 같이 탄 루미늄 목사이드나 알루미늄 목사이드의 단일막으로는 캐패시터의 흥분한 정견용량과 낮은 누설전류 특성을 동시에 확보할 수 없는 단점이 있다.

이러한 문제를 해결하기 위하며 고유전 특성을 가진 유전물질을 도핑하거나 적용하는 기술에 대한 연구가 진행 중에 있다. 이 중에서 Al-Q/TeQs 적용 캐패시터는 화학기상증착(CVD)법으로 Al-Q와 Te-Q을 증착할 경우 Al-Q/TeQs 사이의 계면에 환원된 금속계가 존재하게 되어 높은 누설전류의 원인으로 작용하는 문제 점이 있다.

DEM STANSE NEW YA

(마라서, 본 방명은 단원자 중학법(Atomic Layer Deposition; 이하, 'ALD'라 함)에 의해 알루미늄 옥사이드(Al-O,)와 탄탈룝 나이트라이드(TaN)급 중착하여 Al-O,와 TaN 사이의 계면 반응을 최소화하여 캐패시터의 정진용량을 극대화하고 누설전류 특성급 개선할 수 있는 반도체 소자의 캐패시터 제조방법을 제공하는데 그 목적이 있다.

상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 캐패시터 제조방법은 하부구조가 형성된 기 판 상에 하부전국을 형성하는 단계; 상기 하부전국 상에 단원자 중착법에 의해 제 1 알루미늄 옥사이드/ 탄탑률 나이트라이드/제 2 알루미늄 옥사이드의 적총구조를 형성한 후 열처리 공정을 실시하여 제 1 알루 미늄 옥사미드/탄탈륨 옥시나이트라이드/제 2 알루미늄 옥사미드의 적총구조로 된 유전체막을 형성하는 단계; 및 상기 유전체막 상에 상부전국을 형성하는 단계를 포함하여 미루어지는 것을 특징으로 한다.

EUT OF FOR

본 발명에서는 낮은 누설전류 특성을 갖는 ALQ와, 탄탈를 옥사이드(Ta_Q)와 유사한 고유전 특성(ε=20 ~25)을 갖는 TaON를 이용하며 ALQ,/TaON/ALQ, 구조 캐패시터를 구현하기 위하며 ALD 법으로 ALQ,와 TaN 을 강착한다. 이때, ALQ, 중착시에는 TMA 소오스(TriMethyl Aluminum; AL(CH₂),)를 사용하며, TaON 중착시에는 TaOL₂와 NH, 가스를 이용한다.

이하, 첨부된 도면을 참조하며 본 발명의 실시 예를 상세히 설명하기로 한다.

도 la 내지 le는 본 발명의 실시 예에 따른 반도체 소자의 캐패시터 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.

도 1a를 참조하며, 하부구조가 형성된 기판(II) 상에 하부전극(I2)을 형성한 후, 하부전극 표면을 세정하여 자연 산화막(도시하지 않음)을 제거한다. 여기에서, 하부전극(I2)은 졸리실리콘이나 금속을 증착하며 형성하며, 자연 산화막은 바 또는 BDE를 미용한 식각 공정에 의해 제거된다. 미후, 하부전극(I2) 상에 제 I 알루미늄 옥사이드(Al_Q)흥(I3A)을 형성한다. 제 I Al_Q,흥(I3A)은 0.1 내지 2Torr의 압력으로 유지된 반응로에 200 내지 450c로 가열된 웨미퍼를 로딩한 후 알루미늄 공급원인 TMA 소오스(TriMethyl Aluminum; Al(CH,))와 산소 공급원인 H.O를 공급하여 형성한다.

도 1b를 참조하여, 제 1 AI=0,흥(13A)이 형성된 전체구조 상에 탄탈륨 나이트라이드(TaN)흥(13B)을 형성한다. TaH흥(13B)은 0.1 내지 2Torr의 압력으로 유지된 반응로 내에 200 내지 450°c로 가열된 웨이퍼를로당한 후, 실온에서 고체 상태인 TaCIa를 140°c 이상으로 유지하여 기상상태로 만들어 반응로 내로 공급하고, 반응가스인 NH,를 10 내지 1000sccm 정도로 반응로 내로 공급하므로써 형성된다.

도 1c를 참조하며, TaN층(13B) 상에 제 2 Al-Q.층(13C)을 형성한다. 제 2 Al-Q.층(13C)은 0.1 내지 2Torr 의 압력으로 유지된 반응로에 200 내지 450℃로 가열된 웨이퍼를 로딩한 후 알루미늄 공급원인 TMA 소오 스(TriMethyl Aluninum: Al(CH₆)₃)와 산소 공급원인 H₆0를 공급하며 형성한다.

도 1d를 참조하며, 1차 열처리 공정을 실시하며, Takl총(13B)을 산화시켜 탄탈를 옥시나이트라이드(TaON) 총(13D)을 형성합과 동시에, 제 1 및 제 2 Al-Q-총(13A, 13C) 내의 탄소 및 불순물을 제거한다. 이후, 제 1 및 제 2 Al-Q-총(13A, 13C)을 결정화시키기 위한 2차 열처리 공정을 실시한다. 여기에서, 1차 열처리 공정은 300 내지 400°C의 온도에서 NO를 미용한 플라즈마 어닐링 공정이며, 2차 열처리 공정은 Q-또는 N-O 분위기 및 700 내지 800°C의 온도에서 10 내지 30분 동안 실시하는 퍼니스 머닐링 공정이다. 미와 같이, ALD 법 및 후속 열처리 공정에 의해 제 1 Al-Q-총/TaON총/제 2 Al-Q-총(13A/13D/13C)이 작충된 유전체 막(13)이 형성되게 된다.

도 1e을 참조하며, 유전체막(13)이 형성된 전체구조 상에 삼부전국(14)을 형성한다.

이와 같이, 제 1 Al-Q.총/TeΦ용/제 2 Al-Q.총으로 된 유전체막을 ALD 법에 의해 인-시투(In-situ)로 형성 항에 따라 공정 단계의 추가 없이 높은 정전용량과 낮은 누설전류 특성을 갖는 캐패시터를 제조함 수 있다.

DOM ET

상습한 바와 같이, 본 반명에 따르면 낮은 누섭전류 특성을 갖는 안루미늄 옥사이드(Al_Q)와 고유전 특성을 갖는 탄탑큼 나이트라이드(TaN)를 단원자 중확법에 의해 적흥구조로 형성하므로써, 캐패시터의 정견 용량을 극대화하는 동시에 낮은 누섭전류 특성을 확보할 수 있고, 새로운 장비투자 없이 캐패시터의 정견 용량 및 누섭전류 특성을 개선할 수 있으므로 제조 원가를 절감시킬 수 있는 효과가 있다.

(5/) 원구의 열위

청구항 1. 하부구조가 형성된 기판 상에 하부전극을 형성하는 단계;

상기 하부전국 상에 단원자 증확법에 의해 제 1 압부미늄 옥사이드/탄탈룝 나이트라이드/제 2 알무미늄 옥사이드의 적총구조를 형성한 후 열처리 공정을 실시하여 제 1 알루미늄 옥사이드/탄탈룡 옥시나이트라 이드/제 2 알루미늄 옥사이드의 적총구조로 된 유전체막을 형성하는 단계; 및

상기 유전체막 상에 상부전국을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

참구함 2. 제 1 항에 있머서,

상기 제 1 및 제 2 알루미늄 옥사이드층은 0.1 내지 2Torr의 압력으로 유지된 반응로에 200 내지 450°C로 가열된 웨이퍼를 로당한 후 알루미늄 공급원인 TMA 소오스와 산소 공급원인 HQ를 공급하여 형성하는 것 을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 3. 제 1 항에 있어서,

상기 탄탈륨 나이트라이드층은 0.1 내지 2Torr의 압력으로 유지된 반응로 내에 200 내지 450℃로 가열된웨이퍼를 로당한 후, 실온에서 고체 상태인 TaCl,를 140℃ 이상으로 유지하며 기상상태로 만들어 반응로 내로 공급하고, 반응가스인 NH,를 10 내지 1000sccm 정도로 반응로 내로 공급하므로써 형성하는 것을 특 집으로 하는 반도체 소자의 캐패시터 제조방법.

청구함 4. 제 1 항에 있어서,


상기 열처리 공정은 상기 탄탈읍 나미트라이드총을 산화시키고 상기 제 1 및 제 2 알루미늄 육사이드총 내의 탄소 및 불순물을 제거하기 위한 1차 열처리 공정 및 상기 제 1 및 제 1 알루미늄 목사이드총을 결 정화하기 위한 2차 열처리 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

청구항 5. 제 1 항 또는 제 4 항에 있어서,


상기 열처리 공정은 300 내지 400℃의 온도에서 N-0를 이용하며 실시하는 플라즈마 어닐링 공정인 1차 열처리 공정 및 0. 또는 N-0 분위기 및 700 내지 800℃의 온도에서 10 내지 30분 동안 실시하는 퍼니스 어닐링 공정인 2차 열처리 공정으로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.

 $\mathcal{Z}\mathcal{Z}$


47.770




<u>EEBO</u>



星回り



B.BBW



<u>acu</u>

